SK 海力士 5 层堆叠 3D DRAM 制造良率据悉已达 56.1%
2024 年 6 月 24 日

SK 海力士在美国夏威夷的 VLSI 2024 会议上发表了关于 3D DRAM 的研究论文,报告称其 5 层堆叠的 3D DRAM 制造良率达到了 56.1%,与现有 2D DRAM 特性相似。这是 SK 海力士首次公开 3D DRAM 的具体开发数据和运行特性。

专业版功能专业版功能
登录
体验专业版特色功能,拓展更丰富、更全面的相关内容。

行业标签

logo
科技新闻,每天 3 分钟
icon
icon
icon
icon