闪迪新专利：将 NAND 闪存堆叠在计算芯片下方，破解存储瓶颈

人工智能行业算力需求激增暴露存储性能瓶颈，DRAM 与 NAND 闪存厂商需探索突破性技术。HBM 存在产能短缺、单堆叠容量低及芯片间传输延迟问题，NAND 闪存虽成本低、容量大但传输速度慢。闪迪此前公布高带宽闪存（HBF）技术，采用类似 HBM 的分层架构，单堆容量最高可达 4TB。其最新专利提出 3D 堆叠架构，将搭载 CMOS 键合阵列（CBA）的 NAND 闪存存储裸片堆叠在主计算裸片下方，同一中介层搭载 HBM DRAM，二者分工明确，HBM 负责低延迟高优先级任务，NAND 承担大容量数据读写，通过宽通道互联降低延迟、成本与功耗。该专利构建了高壁垒技术护城河，但目前仅停留在专利阶段，落地量产需攻克功耗控制、制造成本等难题，闪迪能否打通前沿架构与量产产品的技术鸿沟尚不明朗。