三星谋划 3D 堆叠内存：10nm 以下一路奔向 2032 年

三星在其公开的路线图中展示了 3D DRAM 的发展计划，目前其 DRAM 芯片制造工艺处于 1b 节点，后续有 1c、1D，均为 10nm 级别。在 10nm 以下的节点，将分别命名为 0a、0b、0c、0D，其中 0a 工艺预计于 2027 年底至 2028 年初量产，而 0D 工艺则预计于 2032 年量产。三星将在进入 10nm 工艺后引入 VCT（垂直通道晶体管），并在大约 2030-2031 年升级到堆叠 DRAM，以获得更大容量和更高性能，并可能引入电容器作为辅助。